Требования:
Опыт верификации и/или разработки RTL от 3 лет Знакомство с архитектурой 1+ современного процессора Уверенный пользователь RTL симулятора (any vendor) Хорошее знание Verilog/SystemVerilog Владение скриптовыми языками (perl/python/tcl/shell scripting) Уверенный пользователь Linux Знание английского языка на уровне чтения технической документации и умения вести переписку на технические темы
Обязанности:
Выстроить процесс верификации с нуля Выбора тулов и внедрения лучших практик верификации Быть лидером своей команды: осуществлять менторство менее опытных сотрудников, контролировать сроки и качество выполненных работ Составление планов тестирования и определение методов достижения необходимого покрытия кода Организации регрессионного тестирования Документация проделанной работы и составление отчётов
Условия:
Ежегодный оплачиваемый отпуск – 28 календарных дней; Медицинская страховка (ДМС) – после испытательного срока; Страховка от несчастных случаев; Обучение и сертификация за счет средств Компании. Выходной день в честь дня рождения. Полная занятость: гибридный формат, 40 часов в неделю. Офис в Москве Возможность участия в реальном высокотехнологичном проекте по созданию и тестированию передовых фотонных интегральных схем для систем ИИ. Конкурентная заработная плата, перспективы профессионального развития, участие в междисциплинарной команде специалистов
